Hochschule für angewandte Wissenschaften Hamburg
Fakultaet Technik und Informatik, Studiendepartment Informations- und Elektrotechnik
University of Applied Sciences Hamburg

Prof. Dr. Ulrich Sauvagerd

Berliner Tor 7, Raum 882/Room 882
20099 Hamburg, Germany

Tel./Phone 040 / 42875-8121

last modification of this page : 11-Sep-17



a_Rectangle

Home

Digitaltechnik I :

Signal Proc. DV/SP E6/IE6

 Inhaltsübersicht und Literaturangaben
 Kap 1 Einfuehrung, Zahlsysteme
 Kap 2 Schaltalgebra
 Kap 3 logisch physikalische Zusammenhänge
 Kap 4_Minimierungen, Schaltnetzanalyse
 Kap 5 Einführung in VHDL
 Kap 6 Schaltungssynthese
 Kap 7 Programmierbare Logik
 Kap 8 FlipFlops
 Kap 9 Einführung in Schaltwerke
 Kap 10 Entwurf von Zählern
 Kap 11 Register und Schieberegister

Signal Proc. MuRa-Systeme MES

Signal Proc. SVJ2 I+K Master

Signal Proc. WP MES/MA/IK

Programmieren in C 1&2

SW Construction in C

SW Construction C++

Digitaltechnik

IT Tallaght Dublin

Audiosignalverarbeitung WPP

E7 Projekt

MS1 & 2

Digitaltechnik I Praktikum:

 Anwesenheitsliste_und_Auswertung                             Feedback_Praktikumsberichte

 DI1_Praktikum_Übersicht     Übersicht über die Versuche im WS2003/04
 DI1_Praktikum_Versuch_1   Versuch 1 : Einführung “Messtechnik” und Integrierte Digitalbausteine
 DI1_Praktikum_Versuch_2   Versuch 2 : Schaltnetze mit TTL Gattern
 DI1_Praktikum_Versuch_3   Versuch 3 : VHDL, ADD, MPY, Paritätsgenerator/ -Checker
 DI1_Praktikum_Versuch_4   Versuch 4 : Programmierbarer Zähler als ROM und in VHDL

Digitaltechnik I Arbeitsblätter

 DI1_Arbeitsblatt_1             Boolsche Algebra
 DI1_Arbeitsblatt_2             Analyse kombinatorischer Schaltungen, KV-Diagramme

VHDL Programmierung (Dokumente):

 Web Pack Tutorial
 ModelSim Tutorial
 VHDL_Einführung_Prof_Stewen
 VHDL_Einführung_Prof_Schubert
 VHDL_Syntax_Prof_Schubert
 VHDL_ISE_Praktikumsanleitung
 Einfache_VHDL_Beispielcodes und Webpack bzw. ModelSim Dateien

Musterklausur